Paran Lee
Verilog enviroment setup

Verilog enviroment setup

I love Opensource

μ˜€ν”ˆμ†ŒμŠ€ HDL 을 ν™œμš©ν•˜μ—¬ κ΅¬ν˜„ν•˜λ €κ³  ν•©λ‹ˆλ‹€.

νŠΉμ • νšŒμ‚¬μ˜ EDA 에 쒅속적인 뢀뢄은 λ°°μ œν•˜κ³  λ³΄λ“œμ—†μ΄ μ†Œν”„νŠΈμ›¨μ–΄ μˆ˜μ€€μ—μ„œ 배울 수 μžˆλŠ” λ‚΄μš©μ„ μ •λ¦¬ν•©λ‹ˆλ‹€.

Todo

verilog μ½”λ“œλ₯Ό ν†΅ν•΄μ„œ netlist λ₯Ό ν•©μ„±ν•˜κ³  κ²€μ¦ν•˜λŠ” ν•˜λ“œμ›¨μ–΄ λ””μžμΈ μœ„μ£Όλ‘œ,

ν•˜λ“œμ›¨μ–΄ 섀계와 μ†Œν”„νŠΈμ›¨μ–΄ μ„€κ³„μ—λŠ” 본질적인 차이가 있기 λ•Œλ¬Έμ—, μž‘μ„±ν•œ μ½”λ“œκ°€ μ–΄λ–»κ²Œ 합성될지,

같이 κ³ λ―Όν•΄λ³΄λ©΄μ„œ verilog λ¬Έλ²•μ˜ νŠΉμ„±μ— μ΅μˆ™ν•΄μ§ˆ 수 μžˆμŠ΅λ‹ˆλ‹€.

C 문법에 κΈ°λ°˜ν•œ ν”„λ‘œκ·Έλž˜λ° 언어와 verilog 문법이 λΉ„μŠ·ν•˜κΈ° λ•Œλ¬Έμ—, μ΅μˆ™ν•˜λ©΄ 도움이 λ©λ‹ˆλ‹€.

κ°„λ‹¨ν•œ λ™μž‘μ„ ν•˜λŠ” CPU의 각 μš”μ†Œλ₯Ό λ§Œλ“€λ©΄μ„œ ν•„μš”ν•œ λ””μžμΈλ“€μ„ μ΅ν˜€λ‚˜κ°€λ €κ³  ν•©λ‹ˆλ‹€.

μ—°μž¬μ˜ λͺ©ν‘œλŠ” μ΅œμ’…μ μœΌλ‘œ CPU 섀계 및 μœ λ‹› ν…ŒμŠ€νŠΈλ₯Ό ν†΅ν•œ 검증이며

κΈ°νšŒκ°€ λœλ‹€λ©΄ μžλ™ν™” νŒŒμ΄ν”„λΌμΈκΉŒμ§€ κ΅¬ν˜„ν•΄λ³΄λ €κ³  ν•©λ‹ˆλ‹€.

λͺ©μ°¨